数字音频广播接收机中频率合成器的系统级设计

来源:用户上传      作者: 周学智　玄甲辉

　　摘 要：在通信领域中，频率合成器起着越来越重要的角色，它可以为不同标准的无线收发机提供可编程低噪声的稳定本振信号，其性能可决定整个无线收发系统的性能。本文即是对应用于无线数字通信领域的锁相环式频率合成器系统级设计的研究。本论文结合相关文献，总结出了一套基于ADS-PLL Design Guide软件的可适用于锁相环式频率合成器的系统级设计方法。在所要求的L波段频率范围内（2904～2984MHz），该设计方法可以快速有效的实现频率合成器的锁定设计，仿真结果显示，对于整个所需频率范围内，采用优化后的二阶环路无源滤波器，环路均能锁定频率输出，锁定时间小于250μs。
　　关键词：数字音频广播；锁相环；频率合成器；系统级设计
　　中图分类号：TN74
　　1 数字音频广播（DAB）接收机
　　数字广播接收机的工作频段非常宽广，从长波（148.5kHz）到L波段（1492MHz）都有覆盖。如此宽的频率范围，对于其中的锁相环（PLL）设计是一项非常大的挑战。本文正是对L波段DAB接收机锁相环式频率合成器系统级设计的研究。
　　频率合成器作为射频前端一个极其重要的模块，它的性能可以直接影响整个射频前端的性能，进而影响到整个无线通信系统的性能。因为它本身就构成一个小系统，在设计之初，对其进行系统级设计是一个必不可少的阶段，即使环路中每个模块性能都优，但如果不能进行行为级仿真验证整个系统能否正常工作，设计出来的芯片也将很难正常工作。本设计进行锁相环环路仿真采用的是ADS的PLL Design Guide工具。该工具可以对频率合成器进行行为级仿真外，同时还可以辅助验证通过计算得出的理论设计指标是否合理。整套设计流程已经过验证，基于ADS平台进行的这套设计流程兼具合理性和易操作性[4]。
　　3 频率合成器的指标考虑
　　4 基于ADS软件进行的频率合成器系统级设计
　　如前边所述，基于ADS平台进行的这套设计流程兼具合理性和易操作性，可以辅助验证在上一小节中制定的部分设计指标是否合理。本文作者所进行的是L波段环路行为级仿真设计。依据表2中所述，L波段VCO输出频率范围（即锁相环环路工作范围）为2904～2984MHz，其参考时钟频率为228kHz，故其分频比为12737～13088。
　　5 总结与展望
　　本文提出了一种应用于ADS设计软件进行的锁相环式频率合成器的系统级设计方法。论文结合相关文献，总结出了一套可适用于锁相环式频率合成器的系统级设计方法，此种方法首先通过读相关协议以及做理论分析与计算获得频率合成器中各模块参数的理论值，然后将这些理论值代入ADS-PLL Design Guide软件，经过设置一些优化项目，软件迭代优化后可得到一组最适合的环路参数值。此种方法的优点在于可以将理论与仿真的优势结合起来，同时可避免单纯理论的建模不健全以及单纯仿真的盲目性，可以在节省时间的基础上准确完成锁相环的锁定设计。在所要求的L波段频率范围内（2904～2984MHz），该设计方法可以快速有效的实现频率合成器的锁定设计，仿真结果显示，对于整个所需频率范围内，采用优化后的二阶环路无源滤波器，环路均能锁定频率输出，锁定时间小于250μs。
　　同时，在锁相环式频率合成器行为级设计中，采用的ADS软件有其优势，即模型较为简单，仿真较为快捷，但由于其模型简单，导致其仿真结果可能会有些偏差，那就需要采用其他软件环境进行互补仿真，对仿真结果综合处理自然会使得结果更加准确，比如采用Verilog-A语言实现的系统级建模和基于Matlab软件的Simulink建模。所以在后续的设计工作中需要综合其他设计环境进行相关仿真验证，同时需要结合测试结果总结其误差规律。
　　参考文献：
　　[1]舒启辉.走近数字音频广播技术[J].广播与电视技术，2005（11）：17-19.
　　[2]周建政.DRM/DAB接收机射频前端芯片设计中的关键技术研究[D].[博士学位论文].南京，2009.
　　[3][日]远坂俊昭著，何希才译.锁相环（PLL）电路设计与应用[M].北京：科学出版社，2006.
　　[4]Jiahui Xuan，Zhigong Wang，Lu Tang，Jian Xu.A 3-GHz dual-modulus prescaler based on improved master-slave DFF.2010 IEEE 12th，ICCT'2010，p21-24，2010.
　　作者简介：周学智（1972-），男，陕西大荔人，高级工程师，研究方向：电子装备系统；玄甲辉（1987-），男，助理工程师。
转载注明来源:https://www.xzbu.com/8/view-5254999.htm