嵌入式系统电磁兼容设计研究

来源:用户上传      作者:

　　摘要：介绍了嵌入式系统电磁兼容的定义，提出了电磁干扰模型。分析了嵌入式系统中产生电磁干扰的主要原因，总结了电磁兼容设计的主要方法。最后以嵌入式系统电磁兼容设计为例，以验证主题观点。
　　关键词：嵌入式系统；电磁兼容；电磁干扰；接地；屏蔽
　　中图分类号：TP273文献标识码：A文章编号：1672-7800（2011）01-0021-03
　　
　　作者简介：周超（1974-），男，黑龙江齐齐哈尔人，解放军73051部队工程师，研究方向为通信工程；吕剑（1985-），男，陕西乾县人，解放军71602部队参谋，研究方向为嵌入式系统；邓浩（1986-），男，湖北荆州人，硕士，解放军73051部队工程师，研究方向为嵌入式系统。0引言
　　 随着嵌入式系统的广泛应用和快速发展，嵌入式系统的电磁兼容设计越来越受到重视。嵌入式系统电磁兼容是指嵌入式系统设备的工作状态既不受同一电磁环境中其它设备电磁辐射影响，也不会在同一电磁环境中产生影响其它设备的电磁辐射。
　　 嵌入式系统在开发环境中常出现一些不规律、不正常的现象，其主要原因是电磁兼容设计不完善。嵌入式系统设计，不能只注重功能实现，忽略电磁兼容需求，要将系统应实现的功能和应具备的电磁兼容能力相结合。本文分析了嵌入式系统产生干扰的原因，总结了电磁兼容设计方法，举例了工程应用中电磁兼容设计实例。
　　1嵌入式系统干扰分析
　　 电磁干扰是破坏性电磁能从一个电子设备辐射或传导至另一个电子设备的过程。电磁兼容设计目标就是抑制电磁干扰、提高抗干扰能力。
　　1.1电磁干扰模型
　　 根据电磁干扰定义，形成干扰必须具备3个要素：电磁干扰源、耦合途径和敏感设备。图1是反映了这3要素之间相互关系的电磁干扰模型。
　　图1电磁干扰模型
　　 （1）电磁干扰源：产生电磁干扰的任何元器件、设备或自然现象，包括嵌入式处理器、静电放电、电力干扰、雷电等。
　　 （2）耦合途径：传导电磁干扰能量的通路或媒介，如自由空间和互连电缆等。
　　 （3）敏感设备：受电磁干扰影响，或对电磁干扰发生响应的设备。嵌入式系统的各种复位、中断等数字信号，以及放大器、电源调整电路等模拟部分，都容易受噪声影响。
　　 进行电磁兼容设计须从三方面入手：首先，控制噪声源设备，降低电磁干扰源辐射的射频能量；其次，切断承载射频能量的耦合途径；最后，提升敏感设备对射频能量的抗干扰能力。
　　1.2嵌入式系统电磁干扰产生原因
　　 嵌入式系统内部与电磁兼容有关的主要因素：①电子元器件封装形式和封装材料（金属与塑料封装）：对封装形式而言，表面安装器件的辐射效应低于DIP封装器件；②走线设计质量：走线过长，电缆与接插件的质量差且连接不良；③公共电源：嵌入式系统主要干扰源，尤其在高频频段时，电源也将尖峰脉冲和衰减振荡的干扰信号带入嵌入式系统；④印制电路板PCB布线问题：时钟和周期信号走线、PCB分层排列及信号布线层设置、接地和去耦等。
　　2嵌入式系统电磁兼容设计
　　 嵌入式系统实际开发中，针对上述干扰产生的主要原因，电磁兼容设计的主要方法有：有源器件选型和PCB设计、接地、屏蔽和去耦。
　　2.1有源器件选型和PCB设计
　　 不同厂家甚至同厂不同系列的元器件由于封装和尺寸差异，电磁兼容性能都不同。PCB板是承载元器件和导线的载体，PCB走线布局的好坏直接影响电磁兼容性能。因此需要根据嵌入式系统的功能需求，选择适当的器件，设计优良的PCB。
　　2.1.1器件选取
　　 在设计中尽量少用低电平器件，也不盲目选择高速器件，因为高速器件信号边沿跳变非常快，一般可产生高达上百兆赫兹的谐波干扰，如嵌入式系统时钟。电阻、电感和电容因材料或结构不同，适用范围也不同，需要根据电路的工作频率合理选择。同时，选择表面安装器件，尽量少选DIP封装器件。器件的选择一定要兼顾电磁兼容性能，避免出现短板效应。
　　2.1.2PCB设计
　　 嵌入式系统PCB设计中，应增加电路走线距离，可采用垂直走线方式。所有布线层都尽量靠近一平面，优先选择地平面作为隔离层。减小PCB布线时电源和地线的电感，尽量为时钟信号、高频信号和敏感信号等关键信号提供专门的布线层，并保证其最小的回路面积。
　　 在叠层PCB设计中，需要考虑电源层、地层和高速信号层的分布。电源与地层应尽量靠在一起，中间不安排布线。图2是两种4层板常用的叠层设计方式，若大部分高速信号在Top层走线，应选用a方式；若大部分高速信号在Bottom层走线，应选用b方式。
　　图2PCB板叠层设计
　　2.1.3元件布局
　　 元件布局时，使用同种电源的元件应尽量布置在一起，以便电源分割。去偶电容应尽量靠近电源脚，使之与电源和地之间的回路最短。电感元件之间的距离须加大，或者垂直放置，以降低耦合。把模拟信号部分、高速数字电路部分、大功率噪声源部分等合理区分并采取隔离，减少它们之间的耦合信号。
　　2.2接地设计
　　 接地是电磁兼容设计的一种重要方法，它可以降低干扰，屏蔽噪声，提高系统的电磁兼容性，具有成本低、效果好的特点。接地有三种基本方法：单点接地、多点接地和混合接地。
　　2.2.1单点接地
　　 单点接地指接地线与一个单独的参考点相连。单点接地又可分为串联接地和并联接地。串连接地指将各电路参考点串联，然后连接至信号参考地；并联接地指将需要接地的各个电路参考点并联接至信号参考地。
　　 单点接地一般用于工作频率低于1MHz的低频系统，如模拟电路、直流电路等。设计时需要尽量克服接地线的分布电感和分布电容，避免产生谐振。接地线应尽量短，防止电磁辐射、耦合、串扰等问题。
　　2.2.2多点接地
　　 多点接地指使用多个接地点，并把它们就近接到公共接地参考平面上。多点接地有很多并联的低阻抗路径，能减小射频电流返回路径的阻抗，常用于多层（4层以上）电路板接地设计。
　　 多点接地多用于工作频率大于10MHz的高频系统。电路的地线到接地系统的距离应尽量短，以减少各电路接地线的分布电感，两个接地引线之间的物理距离不超过电路中最高频信号波长的1/20。
　　2.2.3混合接地
　　 在实际电路中，通常存在多种电路功能单元和多种工作频率，因此大多使用混合接地结构，即单点接地和多点接地的综合。混合接地在低频时相当于一点接地，高频时相当于多点接地。设备中数字地和模拟地必须分开接地，如果干扰严重，可进行部分电路大面积铺地或者采用加宽地线。
　　2.3屏蔽设计
　　 屏蔽是利用导电或导磁材料制成的屏蔽体封闭需要防护的区域，有效阻隔或减少电磁辐射的一种抗干扰技术。屏蔽的原理是利用电磁波在屏蔽体表面产生反射，在内部被吸收和多次反射作用达到屏蔽效果，有效阻止电磁波从一例空间向另一例空间传扬。按照屏蔽体的结构，屏蔽可划分为实心屏蔽和非实心屏蔽。
　　2.3.1实心屏蔽
　　 实心屏蔽指，屏蔽体是一个结构上完整、电气上连续均匀的金属板或全封闭壳体，即假定金属板或壳体不存在任何孔洞、缝隙等不连续点。
　　 实心屏蔽在应用时应注意：近场低频磁场屏蔽应采用铁、硅钢片等高导磁率材料进行屏蔽或磁旁路，增加屏蔽体厚度或采用多层屏蔽，屏蔽体不需接地。近场高频磁场屏蔽，因铁磁性材料磁导率下降、磁损增加，而应采用高导电率金属，不需接地。远场电磁屏蔽应采用高导电率金属并良好接地。
　　2.3.2非实心屏蔽
　　 由于屏蔽体不可避免地存在孔隙结构，比如缝隙、散热孔、指示灯、电源线等，导致电磁泄漏，降低屏蔽体的屏蔽效能。为了最大限度减小孔隙结构对屏蔽效能的影响，在实际开发过程中应改进孔隙结构。
　　 改进孔隙结构可采用的方法有：对缝隙而言，增加缝隙深度，减小缝隙长度，在接合面加入导电衬垫；增加接缝处的重叠量，使用铆钉等紧固并填抹导电涂料。对孔洞而言，可以覆盖金属丝网；可用穿孔金属板作通风孔，或采用截止波导式通风孔，过滤泄露的电磁辐射。对电缆和信号线而言，可以采用屏蔽或滤波等措施，以抑制干扰，提高屏蔽效能。
　　2.4去耦设计
　　 去耦设计，通常在元件的电源引脚和地之间串接电容，用于阻断交流信号的某个传输路径，防止电路单元之间相互干扰，提高嵌入式系统的抗干扰能力和可靠性。
　　2.4.1去耦电容选择
　　 电容的去耦特性不仅与容量有关，还与制造工艺、材料等相关，因此应用中需要合理选择。陶瓷电容适合高频工作，铝电解电容一般适合低频工作，如电力线的滤波等。
　　 去耦电容通常根据时钟信号的频率进行选择，时钟的高次谐波（3、5次谐波）产生的电磁辐射需要着重考虑。去耦电容容抗的计算公式如下： Xc=120πfC一般情况下，去耦电容的选择可简化为如下公式： Cf=1根据公式，若时钟信号工作频率为10MHz,电容可取0.1μF。对嵌入式系统而言，工作频率一般在10MHz～100MHz之间，去耦电容在0.1～0.01μF之间都可取。
　　2.4.2去耦电容使用
　　 使用去耦电容器时，要减少引线长度电感。通孔电容应剪短电容引脚，并安装在需要去耦的电容引脚附近。若工作频率较高，应尽量使用表面安装式去耦电容。同时，去耦电容的数量并非越多效果越好，数量越多反而增加了电路板的复杂度和制造成本，甚至产生不必要的干扰。高速元件一般成对地安装去耦电容，并尽量靠近电源引脚。时钟频率若低于50MHz，最典型的高频去耦电容为0.1μF与0.001μF并联，更高时钟频率下0.01μF与100pF并联更合适。
　　3工程实例
　　 作者在工程实践中开发了基于ARM 10处理器的加密模块。在设备的设计阶段，确定采用图2中b方式PCB叠层设计，确定了3级屏蔽方案：在电源入口并联了两个去耦电容，用于抑制电源噪声中的低频分量和高频分量，达到滤波和去耦的作用；屏蔽体材料采用导电率高的金属铝，并加装屏蔽胶条，阻止电磁波从一例空间向另一例空间传扬；采用了多点接地方式，使用了加宽的地线，增强屏蔽效果。经电磁兼容试验，设备电磁兼容性能良好，顺利通过试验项目。
　　4结束语
　　 本文介绍了嵌入式系统电磁干扰模型，分析了嵌入式系统中产生电磁干扰的主要原因，从有源器件选型、PCB设计、接地设计、屏蔽设计和去耦设计等方面总结了嵌入式系统电磁兼容设计方法。结合工程实例，介绍了该设备采取的具体抗干扰措施。本文介绍的电磁兼容设计方法对嵌入式系统设计具有一定的参考价值。
　　参考文献：
　　[1]张大波.嵌入式系统［Ｍ］．北京：电子工业出版社，2008．
　　［2］李成斌，胡生清.单片机系统的电磁兼容设计［Ｊ］．自动化与仪器仪表，2000(2).
　　［3］张燕燕.高速DSP的电磁兼容设计研究［Ｊ］．现代电子技术，2008(18) .
　　［4］杨奕.电磁兼容设计中的屏蔽技术［Ｊ］．现代电子工程，2002(1).
　　［5］白运芳.电磁兼容与电磁兼容设计［Ｊ］．电磁场与电磁波，2008(11).
　　［6］白同云.电磁兼容分层与综合设计法［Ｊ］．电子质量，2008(5).
　　［7］徐光冰，朱昨庆，高齐圣.电气设备的电磁兼容设计［Ｊ］．电子质量，2007(7).
　　（责任编辑：王钊）
　　
　　
　　Research on Electro Magnetic Compatibility
　　Desihn of Embedded System
　　
　　Abstract:The paper introduces the definition of Electro Magnetic Compatibilit(EMC) of Embedded System(ES),abd raises the Electro Magnetic Interference(EMI) model.It analyzes main factors resulting in EMI of ES,and summarizes key methods in EMC desihn of ES.In the end,it gives an example of EMC design in ES.
　　Key Words: Embedded System(ES);Etectro Magnetic Compatibility(EMC);Electro Magnetic Interference(EMI);Grounding;Shielding

转载注明来源:https://www.xzbu.com/8/view-9039785.htm