逻辑－定时模拟与退化延迟模型

来源:用户上传      作者: Ｍ·Ｊ·贝莱杜

　　Manuel J.Bellido University of Seville，SpainJorge Juan University of Seville，SpainManuel Valencia University of Seville，SpainLOgic-timing Simulation andthe Degradation DelayModel2006，267pp．Hardcover USD 46.00ISBN 1-86094-589-9Imperial CoHege Press
　　
　　微电子学技术从发展初期到现在，在集成电路基本组件的微型化方面取得了持续的进步。最小化具有两个基本的影响。首先是在单一芯片内实现极为复杂性能的能力；第二是在电路中不断增长的几乎达到了电信号的传播速度的工作速度。为了完成这样一个高度复杂的系统设计，设计者需要使用CAD工具来合成及验证。这些工具对于技术的变化是很敏感的。借助于分析与改进性能模型对这些工具进行不断的更新。数字电路的定时特性毫无疑问是对技术变化最敏感的。这就是说除了要获得最大的线路工作速度之外，还隐含着对定时特性模型分析与改进的不断需求。正是这些模型才使得CAD工具能获得对设计者而言是足够可靠的结果。
　　本书提供了对逻辑一定时模拟器的综述，把注意力放在了逻辑器件特性建模上。作者带领读者对不同的逻辑门延时模型进行了全面的考察，向他们说明了每一个模型的优缺点。这是一种很自然的方式来介绍作者通过对该模型融入新效应所作的贡献。这些新的延时模型的影响可以被认为是为了数字线路功率消耗分析的更为精确的逻辑模拟器及应用。
　　本书共有8章。1　定时模拟基础；2　延迟模型的深化与趋势；3　退化与惯性效应；4　CMOS反向器退化延迟模型；5　门层次退化延迟模型；6　逻辑层次模拟器的设计与实现；7　退化延迟模型的模拟结果；8　激活开关的准确测量。
　　本书具有如下三个特点：(1)对逻辑一定时模拟领域给出了清晰的介绍；(2)对逻辑一定时模拟中不准确的来源提供了详细的分析；(3)书中包括了那些只是在专业性杂志中出版而没有以图书的形式发表的内容。本书的作者来自西班牙南部港口城市塞维利亚的塞维利亚微电子研究所。对于专业的数字电路系统设计人员而言，本书是在为数字系统开发新的分析与模拟工具时的参考手册。
　　胡光华，高级软件工程师
　　(原中国科学院物理学研究所)Hu Guanghua，Senior Software Engineer
　　(Former Institute of Physics，
　　the Chinese Academy of Sciences)

转载注明来源:https://www.xzbu.com/8/view-1060927.htm