集成电路版图设计中的失配问题研究
来源:用户上传
作者:
摘要：版图设计是集成电路设计的关键环节，本文针对在版图设计过程中出现的失配现象进行原因分析，研究了版图匹配措施，尽可能减少在版图设计中出现的失配现象。
关键词：集成电路;版图设计;失配;原因
中圖分类号：TN402 文献标识码：A 文章编号：1007-9416（2019）08-0097-02
0 引言
版图设计是一个电路设计思想实现为物理版图的过程，是设计阶段的最后过程。现如今CMOS工艺实现过程复杂度和运作效率越来越高，工作电压呈现一个下降趋势。在设计中各类器件尺寸减小一定程度上节省了芯片面积，功耗变低，本征速度升高，但是不同模块中的串扰和版图设计中的非理想性，影响了系统的工作速度与精度。特别是现阶段纳米级工艺条件下，随机的工艺波动也会造成与器件之间的参数失配。因此随着集成电路尺寸的越来越小，工艺变化引起的失配现象也越来越严重，生产过程中的成品率也降低。减少或者消除失配对电路性能的影响，是当前必须重视的问题。
1 失配概述
失配，在集成电路设计中要确保器件有良好的对称性。发生失配会造成集成电路的精度和性能降低。分析产生失配问题的原因有两种，一种是由于没有选用参数和尺寸合适的元件产生的随机失配问题，另一种失配产生的原因是由于版图设计技术不合理造成的，分析造成这种失配问题的产生原因，主要有在栅氧生长、漏源注入、蚀刻与显影等工艺工程中几何收缩与扩大造成的工艺偏差。元件在压力、温度、氧化层厚度等方面存在的梯度和距离造成的失配。多晶硅刻蚀率的变化和扩散区相互影响，都是会造成失配问题。另外在封装应力方面也会产生失配问题。
2 失配产生的原因
工艺偏差是产生失配问题的主要原因，在实际设计和制版中常有以下几种失配类型[1，2]。
2.1 光刻胶的选择
工艺偏差是在硅片生产中造成的，光刻过程中没有正确选择光刻胶和曝光方式都是会造成失配问题的产生。光刻胶在使用中区分正光刻胶和负光刻胶，正光刻胶具有分辨率高和对比度好的优势，但是在粘附性和抗刻蚀方面能力较差，负光刻胶弥补了正光刻胶的缺点但是在显影时易发生膨胀与变形，造成分辨率低的现象。在正确选择光刻胶的方面如果采用的腐蚀液是碱性的使用负光刻胶。
2.2 曝光方式选择
曝光方式有阴影式曝光和投影式曝光，阴影式曝光有掩膜和基片的光胶层发生直接接触的接触式曝光和掩膜与光胶层不直接接触的非接触式曝光。接触式曝光易于操作，成本低和分辨率高的优势，但是由于是直接接触容易灰尘和杂质容易损坏光胶层，合格率下降。非接触式曝光避免了接触但是由于掩膜与基片之间存在间距，存在光的衍射现象，分辨率下降。投影式曝光是新的曝光方式，兼具接触式和非接触式曝光的优势，掩膜和基片不直接发声接触，利用光学投影成像的原理，以投影的方式把掩膜上的图像投射到感光基片上，实现了图像的转移，由于这种曝光方式不会出现色差和像差被广泛使用，电子束曝光技术是当前普遍采用的投影式曝光技术，但是光的衍射、光源质量、抗蚀剂一定要进行合理的控制。
3 版图匹配措施
在集成电路设计中版图设计是和工艺连接是最为密切的，是集成电路设计中重要的部分，我们采用版图匹配技术可以有效消除集成电路设计过程中的失配问题[3，4]。
3.1 降低工艺梯度影响
解决这一问题需要采用中心对称结构来解决，在一般匹配要求多的结构采用对称结构，这种结构连线接单，能够很好的抵御横向梯度的影响，适应在面积较小的电路中使用。在匹配精度要求较高电路中，采用共质心结构，也适用在大面积的电路中使用。在生产中采用分散性和紧凑性两种方式，分散性让每个器件尽可能的均匀分布在阵列中，紧凑性是让整个阵列尽可能紧凑，最好的布局方式是正方形的布局形式。
3.2 确保晶硅刻蚀率相同
在电流镜和差动放大器同步使用的电路中，我们可以使用Dummy管配置在MOS管的两侧，这样可以他们和周围的管子保持一致。电阻也可以匹配Dummy管，但是摆放上要与原电阻保持一致，在长度方面也要随机做一些调整。特别是在模拟电路中，多支路比例电流镜、差动放大器的设计需要在压力效应、体积效应、热效应方面保持一致，保持相同环境。
3.3 消除寄生效应
因为工艺偏差在集成电路版图设计时也会产生一些寄生电阻、寄生电容、器件自身寄生等寄生效应。电流流过的地方会产生一种寄生电阻，因此每根金属导线都会产生寄生电阻，可以采用增加线宽和减少金属长度来减小寄生电阻。在实际操作中尽量不适应最小的线宽，如果要减少线宽可以采用几层金属并联走线和打孔的方式减少寄生电阻。在两种不同的材料之间也会产生寄生电容，所以金属与衬底的平板电容是必须重视的问题。主要采用的办法是在电路模块和电子元件上不要走线，尽量选择走高层金属走线。敏感信号要相互远离，缩短长度并不走元件上。在有长距离的走线时悬着分路走线。对与器件自身的寄生效应的消除可以多管并联方式取代晶体管。
3.4 消除天线效应
晶片表面在经过刻蚀后表面有电荷，导体在暴露的环境下收集能损坏栅介质的电荷，电荷集聚产生天线效应，我们一般采用跳线法和添加天线器件消除天线效应。跳线法是把存在天线效应的金属层断开，并通过孔连接到其他层，再回到当前层，跳线法的使用要注意严格控制布线层次变化和通孔数量。所谓添加天线器件是给存在天线效应的金属层街上反偏二极管，形成电荷的释放回路，电荷与栅氧层不发生联系进而控制天线效应。我们还可以在长线中插入缓冲器，把长线切断。
3.5 规范布线
版图设计合理的前提下还要进行规范布线，布线常用手段是内折连线和外折连线，虽然内折连线节省空间，但容易出现引入金属化诱发失配，因此在单层铝的环境下优先使用外折连线。在参数匹配的两个电容之间的连线也会产生引入寄生电容导致失配现象产生，所以任何一条走线都会产生寄生，控制寄生参数匹配是决定失配是否发生的关键。 4 版图设计注意原则
版图设计与工艺设计密不可分，在版图设计上采用匹配模式是非常有效的減少失配问题的手段。在降低工艺梯度方面，多采用对称结构，这样的好处是连线简便，可以横好抗衡横向梯度的影响。在硬件布局上芯片中心的应力应该是最小的，然后呈现递增的扩散趋势，在芯片的外围的应力是最大的。如果是发热器件，等温线的密度呈现下降趋势，外围的温度影响应该是最小的。我们总结布局方式有四条规则：（1）一致性原则，匹配器件要位于同一等压和方向，在质心上是一致的。（2）对称性原则，阵列的排布应该是对称排布，通常用X、Y轴对称。（3）分散性原则，最大可能的分散器件，让各器件均匀分布。（4）紧凑型原则，在器件的排布上尽可能的紧凑。
参考文献
[1] 翟江辉，黄伟.集成电路设计实验教学改革探讨[J].大众科技，2013（10）：91-92.
[2] 唐立伟.CMOS集成电路闩锁效应抑制技术综述[J].才智，2013（21）：240-241.
[3] 方鑫，冯双，唐鑫鑫，等.集成电路版图设计课程教学研究[J].高师理科学刊，2015（1）：83.
[4] 周志安.集成电路设计[J].中外企业家，2013（36）：219-220.
Research on Mismatch in Integrated Circuit Layout Design
LI Chang， LIU Ling
（Xi'an Institute of Power Electronics Technology ， Xi'an Shaanxi 710077）
Abstract：Layout design is a key part of integrated circuit design， this paper analyzes the cause of the mismatch phenomenon in the layout design process and studies the layout matching measures， As far as possible reduce mismatch in layout design.
Key words：integrated circuit; layout design; mismatch; reason
转载注明来源:https://www.xzbu.com/8/view-15057980.htm
