性能与精度并进SPICE仿真的美梦成真

来源:用户上传      作者:

　　 亚里士多德曾在《论天》这篇论文描述了一个饥渴难耐的人所面临的两难境地：选择食物，还是选择饮水？两者一样重要，同样难以取舍，他未能从中做出选择。而数字和系统层设计师现也面临着类似的问题，虽还没到威胁生命的地步，但在尝试优化设计以获得最佳性能和容量时难免左右为难。
　　 对于这类设计师来说，摩尔定律的原理总离不开这两个矢量。摩尔定律认为：性能和容量一般每隔18到24个月就会翻一番。门极电路容量的爆涨与性能的提升造成了设计验证的一次范式转移，从全面动态分析向静态的时序和功率分析转移，而这原理只适用于数字设计，对模拟/混合信号设计并不起作用。
　　 摩尔定律适用于数字设计的方式并不适用于模拟设计。模拟设计的扩展周期更长，估计性能约每隔48到60个月才会翻一番；而如PLL、ADC等标准模拟功能的器件数，即容量，在过去30年几乎没怎么提高。因此，问题出在哪呢？什么让模拟/混合信号设计如此困难？
　　 目前的模拟/混合信号电路设计师面临一个最大挫折就是他们无法自信地预测一次性成功芯片。混合信号和模拟设计的验证方法有好几种，但没有一种能让设计师精确验证最高层设计。
　　 多年来，设计师一直依赖SPICE仿真器和模型来进行设计验证。SPICE是广泛认可的最精确的验证标准，在投片前能进行这一标准的仿真自然再好不过，尤其是设计PLL、ADC、高速I/O、存储器或定制数字电路时最是如此。但SPICE网表虽代表了最精确的设计视图，但同时它又有其重大局限性：一是性能，一是设计容量。面临其中任一个局限性问题，设计师都只能被迫采用二选一的方式，如：转而使用fast-SPICE仿真器，或编写行为模型。这种二选一的方式是解决了传统SPICE仿真器的性能和容量局限性问题，但却是以牺牲精度为代价。
　　 FineSim SPICE提供在多台设备上的线性扩展
　　 不同于传统解决方案，微捷码的FineSim SPICE不仅解决了传统SPICE仿真器的性能和容量局限性问题，而且还为设计师提供了首款实用解决方案，可以完全SPICE精度验证超大型设计。
　　 相较传统SPICE仿真器，FineSim SPICE提供了几种极为独特的优势。首先，它是一款全新开发的产品，可在多个CPU、多台设备上运行。全新而独特的架构让FineSim能够提供无与伦比的性能扩展，可通过网络在多台设备上扩展。以前以完全SPICE方式需花数天或数周才能完成的传统模拟设计，现在只需数小时或数天就可完成。其次，FineSim拥有大型设计处理能力，对于传统SPICE仿真器无能为力的太过大型的设计均可轻松处理，从而使得设计师无需牺牲精度即可以完全SPICE的方式验证最精确的设计视图。由此即便不使用fast-SPICE仿真器，设计师通过采用FineSim SPICE也能快速获得全SPICE级精度的结果。
　　 这意味着设计师可用这一方式来获得一次性芯片成功。代工厂花了数百万、有时是数十亿美元来输入其流程动作并通过调整其SPICE模型反映芯片中所见的真正效应。FineSim让设计师能够充分利用这种投资并在投片之前获得深入设计性能的更好可视性。
　　 以下是近期采用FineSim SPICE进行仿真的几例客户设计。除了高晶体管数以外，这些设计还包括了多达3000万个额外的RC提取组件。只有FineSim SPICE有能力处理这些设计――这是其它SPICE仿真器所无法处理的。

转载注明来源:https://www.xzbu.com/8/view-51636.htm